VOLTAGE REGULATOR

Patent Number:

JP3158911

Publication date:

1991-07-08

Inventor(s):

SUDO MINORU

SEIKO INSTR INC

Applicant(s): Requested Patent:

☐ JP3158911

Application Number: JP19890300011 19891117

Priority Number(s):

IPC Classification:

G05F1/56

EC Classification:

Equivalents:

Abstract

PURPOSE:To reduce the overshoot and the undershoot of an output voltage generated at the time of switching the output voltage by giving a delay to an external signal for switching the output voltage, and switching stepwise the output voltage.

CONSTITUTION: The voltage regulator is provided with a reference voltage circuit 1, an error amplifier 2, an output transistor 3, and resistances R1, R2, and also, a resistance R3 is connected in series to the resistor R2, and a resistor R4 is connected in series to the resistor R3. Also, it is provided with a transistor M1 in which an output voltage switching terminal is connected to a gate, and a drain is connected to the connecting point of the resistor R2 and the resistor R3, and a transistor M2 in which a delaying circuit is connected to the output switching terminal and the output of the delaying circuit is connected to a gate, and a drain is connected to the connecting point of the resistor R3 and the resistor R4. In such a state, the delay is given to an external signal for switching an output voltage, and the output voltage is switched. In such a manner, the overshoot and the undershoot at the time of switching the output voltage are reduced.

Data supplied from the esp@cenet database - 12

a Andrew

en en gett det skalen krivere. Hellerijk en en die de krivere en de de krivere en de de krivere en de de de krivere en de de de krivere en de

⑩日本国特許庁(JP)

⑩特許出願公開

母 公 開 特 許 公 報 (A) 平3-158911

@Int. Cl. 5

識別記号

庁内整理番号

⑩公開 平成3年(1991)7月8日

G 05 F 1/56

310 D

8527-5H

審査請求 未請求 請求項の数 1 (全5頁)

60発明の名称 ポルテージ・レギユレーター

> 願 平1-300011 ②符

願 平1(1989)11月17日

個発 明 者

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

セイコー電子工業株式

会社 70代 理 人 弁理士 林 敬之助

発明の名称

2. 特許請求の範囲

基準電圧回路と、抵抗と誤差増幅器と、出力ト ランジスタとからなり、外部値号によって出力電 圧が可変な、CMOSモノリシックIC化された ポルチージ・レギュレーターにおいて、和記出力 電圧を変化させる外部信号に遅延を施し、段階的 に出力電圧を変える手段を具備することを特徴と

3. 発明の詳細な説明

[·産業上の利用分野]

本免明は、CMOSモノシリック化されたポル ナージ・レギュレーターに削するものである。

[発明の概要].

本発明は、ポルテージ・レギュレーターの出力 電圧を変化させる外部信号に遅延を誑し、出力電 圧を段階的に変化させることで、出力電圧を切り 換えた時に発生するオーバー・シュートや、アン ダー・シュートの小さいポルテージ・レギュレー ターを提供するものである。

東京都江東区亀戸6丁目31番1号

従来の出力電圧値が切り換え可能なポルテー ジ・レギュレーターの回路図を第2図に示す。基 準電圧回路!と抵抗R。とR。とRでから取り出 された電圧は、誤差増幅器2で比較され、出力ト ランジスタ3を制御する。つまり、抵抗R, と R。とR。から取り出された電圧が、基準電圧よ り小さければ、誤差増幅器2の出力は低くなり、 出力トランジスタ3を強くパイアスし、逆に抵抗 R、とR。とR。から取り出された電圧が、基準 電圧より高ければトランジスタ3を弱くパイアス して出力推子6には一定の出力電圧が得られる。 該出力電圧領は、外部より出力電圧切り換え端 子5に、ハイ・レベルあるいはロー・レベルの質 圧を加えることで、トランジスタM。がON、O FFして抵抗R。をショートするかあるいはしな

特開平 3-158911(2)

いかによって切り換える。

第2回のポルテージ・レギュレーターの場合、 次のような問題点が生じる。

出力増子6の出力電圧をVoorと呼ぶと、 Voorは出力電圧切り換え端子5に加える電圧に よって式(1)、式(2)のようになる。

 $V_{out_1} = (R_1 + R_2) / R_1 \times V_{eq} \cdots (1)$ $V_{out_2} = (R_1 + R_2 + R_3) / (R_2 + R_3)$

× V (2)

このように、トランジスタM。をON、OFF
させることにより出力電圧を切り換えることがで まる。

しかし、上記のような方法を用いて出力電圧を

3

 $R_{\bullet} + R_{\bullet} = R_{\bullet} \qquad \cdots \qquad (3)$

第1図の、出力電圧を切り換える外部機子5の 値号Aと遠延回路4を通った個号Bと、出力減子 6の電圧Voorの電圧放形図を第3図に示す。

抵抗R。と選列に抵抗R。を結線し、 旗R。 に 選列に抵抗R。 を結線する、抵抗R。 とR。 の値 は式 (3) を満足するように決定する。 さらに、 出力 電圧切り 放え 端子をゲートに結線し、ドレインを抵抗R。 とR。 の接続点に結線したトランジスタ M。 と、 出力 電圧切り 放え 塊子に 遅延 回路を 結 観 し 接 遅 延 回路 の 出力 をゲート に 結線し、ドレインを 低抗R。 とR。 の接続点に 結線したトランジスタ M。 を負 網している。

個号 Aが、ハイ・レベルにある時、 Vour は式(1) で与えられる電圧になる。 個号 Aが、ハイ・レベルからロー・レベルに切り換えるとVour は、時間 Δ T の間、式(4) で与えられる電圧になる。

切り換えると、 誤差増幅器 2 の応答速度に観界があり運延を生じるため、出力電圧に発生するオーバー・シュートやアンダー・シュートが大きいという課題があった。

(課題を解決するための手段)

本発明は、従来の技術の課題を解決することを 目的とし、出力質圧が可要なポルテージ・レギュ レークーにおいて、出力質圧切り換え時のオーバ ー・シュートやアンダー・シュートの小さいポル テージ・レギュレークーを提供できた。

具体的には、出力電圧を切り換える外部信号に 遅延を施こし、出力電圧を段階的に切り換えるよ うにした。

(実施例1)

以下、図面に従って本発明の一実施例を詳細に 設明する。第1図は本発明の、出力電圧に生じる アンダー・シュートを抑えたポルテージ・レギュ レーターの回路図である。基準電圧回路1、創差 増幅器2. 出力トランジスク3、及び、抵抗 R,、R。は第2図と同等である。→ (4-1)

この時、アンダー・シュートΔV」が生じる が、このアンダー・シュートによってVoorが式 (2)で与えられるVooroと同程度か、それより し大きくなるように抵抗R。の値を決定する。

個号Aが、選延回絡4を通って時間△十級に信 引 B がハイ・レベルからロー・レベルに切り扱わ ると、 V our は式 (2) で与えられる電圧になる (式 (3) より)。

この時、アンダー・シュート△V, は第2図の 世来のポルテージ・レギュレーターのアンダー・ シュートの半分以下にである。

(実施例2)

第4回にオーバー・シュートを抑えたポルテージ・レギュレーターの回路図を示す。基準電圧回路1. 誤差増幅器2. 出力トランジスタ3. 遅低回路4. 及び、抵抗R.、R. は第1図と同等である。→ (6-1)

R + R = R (5)

第4回の、出力電圧を切り換える外部端子5の 個号Aと遅延回路を通った信号Bと、出力箱子6

6

特開平 3-158911(3)

の電圧Vourの電圧破形図を第5図に示す。

信号Aが、ロー・レベルにある時、Voor は式 (2) で与えられる 単圧になる (式 (5) よ り)。信号Aが、ロー・レベルからハイ・レベル に切り換わると Voor は、時間 Δ T の間、式 (6) で与えられる 電圧になる。

V out ≈ (R, +Ro +Ro) / (R. +Ro) × V... ... (6)

この時、オーバー・シュート Δ V 。が生じる か、このオーバー・シュートによって V our が式 (1) で与えられる V our, と同程度か、それより も小さくなるように抵抗 R 。の値を決定する。

個号人が選接回路4を通って時間△工後に、個 号目がロー・レベルからハイ・レベルに切り換わると Voor は式(1)で与えられる電圧になる。 この時オーバー・シュート△ Voor は、第2回の従来のポルテージ・レギュレーターのオーバー・シュートの半カレーターのオーバー・シュートの半分以下である。

抵抗R・と直列に抵抗R・を結線し、設R・に 直列に抵抗R・を結線する。抵抗R・とR・の値 は式(5)を満足するように決定する。さらに出 力電圧切り換え塊子をゲートに結繰し、ドレイン を抵抗 R。と R。の接級点に結ねしたトランジス タ M。と、出力電圧切り換え塊子に遮延回路を結 繰し該遅延回路の出力をゲートに結線し、ドレイ ンを抵抗 R。と R。の接破点に結ねしたトランジ スタ M。を具備している。

(発明の効果)

以上述べたように本発明によれば、出力電圧を切り換える外部倡号に選延を窺し、出力電圧を段 随的に切り換えることで、出力電圧切り換え時に 発生する出力電圧のオーバーシュートやアンダ ー・シュートの小さいポルテージ・レギュレータ ーを提供できるという効果がある。

4.図面の簡単な説明

第1 図は本免明のアンダー・シュートを抑えた ボルテージ・レギュレーターの回路図、第2 図は 従来のボルテージ・レギュレーターの回路図、第 3 図は第1 図の各部の電圧波形図、第4 図は本免


7


明のオーバー・シュートを抑えたポルテージ・レ ギュレーターの回路図、第5図は第4図の各部の 電圧液形図である。


- 1 · · · 基準電圧回路
- 2・・・鉄笠増幅器
- 3・・・出力トランジスタ
- 4 · · · 選任回路
- 5・・・出力電圧切り換え株子
- 6・・・出力端子


s Er F

出願人 セイコー電子工業株式会社 代理人 弁理士 本 敬 之 助










特開平 3-158911(5)



¢

the same of the same of the